今天去充實一下自己,上了一個Verilog的系列課程
早上八點半就到教室啦~然後只見一個媽媽坐在前面…上課才發現,咦~原來這媽媽是講師XXD 外型相當平易近人,一點都看不出來是有博士學位以及諸多著作的人.
大概是第一次上課的關係加上小宗宗以前寫過VHDL,ModelSim什麼的都用過,而且Verilog根本是超好寫,大概會C會電路就差不多沒問題了,所以感覺還蠻好上手的,第一天上課睡覺也沒問題XD
中午去附近MOS吃午餐,因為和風醬賣完了,所以改千島醬,意外發現千島醬也蠻好吃的,只是熱量似乎比和風高了許多
暫存器的IC沒幾行就寫出來了,相當簡單好用.
聽說下次開始就會有開發板可以玩,期待!!
Leave a Comment